专利摘要:
発光デバイス(10)が、半導体材料からなるボディ(12)を備える。ボディ内の、第1のドーピング・タイプをもつボディの第1の領域(12.1)と第2のドーピング・タイプをもつボディの第2の領域(12.2)との間に、第1の接合領域(14)が形成される。ボディ内の、ボディの第2の領域(12.2)と第1のドーピング・タイプをもつボディの第3の領域(12.3)との間に、第2の接合領域(16)が形成される。使用の際に、第1の接合領域(14)に逆バイアスをかけて降伏モードにし、また第2の接合領域(16)の少なくとも一部(16.1)に順バイアスをかけて、第1の接合領域(14)に向かってキャリアを注入するために、端子構成(18)がボディに接続される。デバイス(10)は、逆バイアスがかけられた第1の接合領域(14)に関連する第1の空乏領域(20)が、順バイアスがかけられた第2の接合領域(16)に関連する第2の空乏領域にパンチスルーするように構成される。
公开号:JP2011510511A
申请号:JP2010543598
申请日:2009-01-21
公开日:2011-03-31
发明作者:ウィレム スニマン,ルカス;プレシス,モヌコ ドゥ
申请人:インシアヴァ (ピーテーワイ) リミテッド;
IPC主号:H01L33-14
专利说明:

[0001] 本発明は、オプトエレクトロニック・デバイスに関し、より詳細には、半導体材料から製作される発光デバイス、および半導体材料内で光を発生させる方法に関する。]
背景技術

[0002] 単結晶間接遷移型半導体(例えばシリコン)内でのアバランシェ・エレクトロルミネセント発光は、逆バイアスがかけられたpn接合部内での移動キャリア(例えば電子と正孔の再結合)と格子フォノンの相互作用によって発生する。「クールな」(低エネルギーの)キャリアが、密に離隔された、順バイアスがかけられた接合部から、逆バイアスがかけられた接合部に注入されて、「ホットな」高エネルギーのキャリアと空乏領域内で相互作用する場合、内部量子効率(電子1個当たりに発生する光子の数)を高めることができる。]
[0003] しかし、従来型デバイスでは、順バイアスがかけられた接合部から注入されるキャリアが、順バイアスがかけられた接合部全体(側壁および底壁)を横切って注入される。これは、全注入キャリアのうち比較的少ないパーセンテージだけが、逆バイアスがかけられた空乏領域に到達して、光の発生を開始することを意味する。逆バイアスがかけられたアバランシェ空乏層に到達していないキャリアは失われ、光の発生に利用されていないデバイス電流になり、したがって、光源の電力効率が低減する。]
発明が解決しようとする課題

[0004] したがって、前述の欠点を少なくとも軽減することができると出願人が考える、代替の発光デバイスおよび関連する方法を提供することが、本発明の目的である。]
課題を解決するための手段

[0005] 本発明によれば、
−半導体からなるボディと、
−ボディ内の、第1のドーピング・タイプをもつボディの第1の領域と第2のドーピング・タイプをもつボディの第2の領域との間に形成された、第1の接合領域と、
−ボディ内の、ボディの第2の領域と第1のドーピング・タイプをもつボディの第3の領域との間に形成された、第2の接合領域と、
−使用の際に、第1の接合領域に逆バイアスをかけて降伏モードにし、また第2の接合領域の少なくとも一部に順バイアスをかけて、第1の接合領域に向かってキャリアを注入するために、ボディに接続された端子構成と
を備え、
−逆バイアスがかけられた第1の接合領域に関連する第1の空乏領域が、第2の領域をパンチスルーして、第2の接合領域の順バイアスがかけられた少なくとも一部に関連する第2の空乏領域に至るように構成された
発光デバイスが提供される。]
[0006] 半導体材料は、間接遷移型材料とすることができる。あるいは、半導体材料は、直接遷移型材料とすることもできる。]
[0007] 降伏モードは、アバランシェ・モードでも、別法として、電界放出モードでも、さらに別法として、アバランシェと電界放出の組合せでもよい。]
[0008] いくつかの実施形態では、第1のドーピング・タイプをnとし、第2のドーピング・タイプをpとすることができる。他の実施形態では、第1のドーピング・タイプをpとし、第2のドーピング・タイプをnとすることができる。]
[0009] いくつかの実施形態では、第1の空乏領域が第2の接合領域にパンチスルーすることができる。]
[0010] 端子構成は、ボディの第1の領域に接続された、第1の極性の電圧を第1の領域に印加するための第1の端子と、ボディの第3の領域に接続された、反対極性の電圧を第3の領域に印加するための第2の端子との2つの端子を備えることができる。]
[0011] あるいは、端子構成は、ボディの第1の領域に接続された第1の端子と、ボディの第3の領域に接続された第2の端子と、ボディの第2の領域に接続された第3の端子との3つの端子を備えることもできる。第3の端子には、変調信号を印加することができる。したがって、第1および第2の端子を、エレクトロルミネセンス過程、キャリア・エネルギー、およびキャリア密度プロファイルを制御するのに使用することができ、第3の端子を、デバイスの出力エレクトロルミネセンスの変調を制御するのに使用することができる。]
[0012] 本発明はさらに、発光デバイスを動作させる方法であって、
−半導体材料からなるボディを利用するステップと、
−第1のドーピング・タイプをもつボディの第1の領域と第2のドーピング・タイプをもつボディの第2の領域との間に、第1の接合領域が形成されるようにし、ボディ内の、ボディの第2の領域と第1のドーピング・タイプをもつボディの第3の領域との間に、第2の接合領域が形成されるようにするステップと、
−第1の接合領域に逆バイアスをかけて降伏モードにするステップと、
−第2の接合領域の少なくとも一部に順バイアスをかけて、第1の接合領域に向かってキャリアが注入されるようにするステップと、
−逆バイアスがかけられた第1の接合領域に関連する第1の空乏領域に、ボディの第2の領域をパンチスルーさせて、順バイアスがかけられた第2の接合領域に関連する第2の空乏領域に至らせるステップと
を含む方法を、本発明の範囲内に含む。]
[0013] 第2の接合部に、わずかに逆バイアスをかけることができ、パンチスルーさせた第1の空乏領域によって、第2の接合領域の第1の部分に順バイアスがかかるようにすることができる。]
[0014] 次に本発明を、ほんの一例として、添付の図面を参照してさらに説明する。]
図面の簡単な説明

[0015] シリコン発光デバイスの概略図である。
従来型のシリコン・キャリア注入発光デバイスの平面レイアウトの概略図である。
図2の線IIIに沿った概略断面図である。
図2および3の従来型デバイスに関するエネルギー・バンド図である。
図2に類似した、本発明によるデバイスに関する図である。
本発明によるキャリア注入デバイスに関するエネルギー・バンド図である。
本発明による2端子デバイスの概略図である。
従来型のn+pダイオードにおけるキャリア濃度プロファイルの図である。
本発明によるパンチスルーn+pn+デバイスにおける類似の図である。
本発明によるデバイスの一代替実施形態の概略図である。
図10のデバイスの電界強度および分布の図である。
図10のデバイスの別の図である。
図10のデバイスに関する、キャリア・エネルギー対距離の概略図である。
図10のデバイスに関する、キャリア濃度対距離の図である。
起こり得るさまざまな光エネルギー遷移を示す、Siバンド図である。] 図10 図2
実施例

[0016] 半導体材料から製作される複数端子発光デバイスが、図1に参照番号10で全体的に示されている。この材料は、Si、Ge、およびSi−Geなどの間接遷移型半導体材料とすることができる。他の実施形態では、直接遷移型材料を使用することができる。] 図1
[0017] 図示の実施形態では、デバイス10が、間接遷移型半導体材料、この場合にはSiからなるボディ12を備える。ボディは、第1のドーピング・タイプをもつボディの第1の領域12.1と第2のドーピング・タイプをもつ第1のボディの第2の領域12.2との間に、第1の接合領域14を備える。第1のボディはさらに、第2の領域12.2と、やはり第1のドーピング・タイプをもつボディの第3の領域12.3との間に、第2の接合領域16を備える。第1のドーピング・タイプは、n+とすることができ、第2のドーピング・タイプは、pとすることができる。他の実施形態では、反対のドーピング・タイプを使用することができる。使用の際に、第1の接合領域14に逆バイアスをかけて降伏モードにし、また第2の接合領域16の少なくとも一部に順バイアスをかけて、第1の接合領域に向かってキャリアを注入するために、端子構成18がボディに接続される。降伏モードは、アバランシェ・モードでも、別法として、電界放出モードでも、さらに別法として、アバランシェと電界放出の組合せでもよい。]
[0018] ここで図5も参照すると、デバイス10は、逆バイアスがかけられた第1の接合領域14に関連する第1の空乏領域20が、順バイアスがかけられた第2の接合領域16に関連する第2の空乏領域にパンチスルーするように構成される。図5に示す実施形態では、第1の空乏領域20が、第2の接合領域16の少なくとも第1の部分16.1にパンチスルーする。] 図5
[0019] 図2および3を参照すると、従来型デバイス100では、p型材料112.2に注入されるキャリア102が、順バイアスがかけられた接合領域116の側壁116.1および底壁116.2を含めて、接合領域116全体を横切って注入される。これは、全注入キャリア102のうち比較的少ないパーセンテージ102.1だけが、逆バイアスがかけられた空乏領域120に到達して、光の発生を開始することを意味する。逆バイアスがかけられたアバランシェ空乏層に到達していないキャリアは失われ、光の発生に利用されていないデバイス電流になり、したがって、光源の電力効率が低減する。] 図2
[0020] 一方、図5に示すもののようなパンチスルー構造の場合、逆バイアスがかけられたアバランシェ接合部14に到達する注入キャリアのパーセンテージは増大すると考えられる。] 図5
[0021] 図4に示すエネルギー図は、図2および3に示す従来型デバイス100内の2つの接合部114および116のエネルギー障壁を示す。逆バイアスがかけられた接合部114の障壁は、平衡状態よりも増大し、順バイアスがかけられた接合部116の障壁は、平衡(ゼロ・ボルト・バイアス)状態に比べて低減する。図4では、逆バイアスがかけられた接合部114の空乏領域120の幅が122で示されており、順バイアスがかけられた接合部116のエネルギー障壁が124で示されている。] 図2 図4
[0022] ここで図5を再度参照すると、逆バイアスがかけられた接合部14の空乏領域20を、順バイアスがかけられた接合部16の空乏領域に到達するようにすることができる場合、逆バイアスがかけられた接合部14の静電気の影響により、順バイアスがかけられた接合部16の、局所的には両空乏領域がそこでのみ出会う16.1のところの(図6の24で示す)エネルギー障壁が、図4に124で示す従来型デバイスのエネルギー障壁に比べて低下すると考えられる。] 図4 図5 図6
[0023] 図6に示すように、順バイアスがかけられた接合部のところのエネルギー障壁24は、逆バイアスがかけられた接合部14から侵入する空乏領域20によってさらに低下する。この効果は一般に、パンチスルーとして知られており、通常は負の寄生効果として見なされているが、この場合にはその効果が、アバランシェ・エレクトロルミネセンス効果を高めるために積極的に使用される。] 図6
[0024] パンチスルー効果は、図5の16.1で示すように局所化することができる。図5のデバイスでは、逆バイアスがかけられた接合部の空乏領域20が、横方向に離隔された隣接する接合部16に、局所的な明確に定義された部分またはインターフェース16.1内でパンチスルーする。隣接する接合部のエネルギー障壁24が、局所的に交差インターフェース16.1のところで低下し、それにより、接合部16のその部分16.1に、接合部の残りの部分よりも順バイアスがかかる。実際のところ、隣接する接合部16には、隣接する接合部全体を全面的に横切るキャリア注入を停止させるために、実際にわずかに逆バイアスをかけることができる。この場合、パンチスルー・インターフェース16.1は、隣接する接合部の、エネルギー障壁低下効果によって順バイアスがかけられている唯一の部分となり、逆バイアスがかけられた接合部の空乏領域への独占的なキャリア注入を引き起こす。デバイスをこのモードで用いることによって、バルクへのキャリア注入が逆バイアスがかけられた空乏領域に到達しないことによる損失が、より小さくなり得ると考えられ、さらに、エレクトロルミネセンス効率が向上し得ると考えられる。] 図5
[0025] 図7に示すように、本発明によるキャリア注入パンチスルー・デバイス10は、2端子デバイスとして動作させることもできる。この動作モードでは、端子構成18のp型バルク・コンタクトが不要である。] 図7
[0026] アバランシェ接合部へのキャリア注入を用いる利点は、従来型のn+p接合部と、それと比較してパンチスルーn+pn+構造について、空乏領域内のキャリア濃度プロファイルを調査することによって実証することができる。]
[0027] アバランシェ降伏状態にある従来型のn+p接合部に関するキャリア濃度プロファイルが、図8に示されており、パンチスルーn+pn+構造に関するキャリア濃度プロファイルが、図9に示されている。] 図8 図9
[0028] 図8に示すデバイスは、空乏領域が比較的広く、アバランシェ利得が高く、p領域に隣接する空乏領域縁部で電子キャリア濃度が低い。アバランシェ増倍すべきキャリアは、p領域内で熱的に生成され、熱的に生成されたわずかな漏れ電流を構成する。このわずかな漏れ電流を比較的大きな逆アバランシェ電流に増大して光を発生させるために、アバランシェ利得は高くなければならない。] 図8
[0029] 一方、図9に示すパンチスルー・デバイス10の場合、アバランシェ増倍すべき電流は、順バイアスがかけられた接合部16からの注入電流であり、これは、熱的に生成された漏れ電流よりもずっと大きい。このデバイスでは、同じ光発生電流を達成するのに、必要なアバランシェ利得がより小さく、それにより空乏領域20がより狭くなり、その結果、デバイス10を通るキャリアの走行時間がより短くなり、したがってスイッチング応答がより速くなるはずである。空乏領域20がより狭いことにより、動作電圧もより低くなり、その結果、光発生過程の電力効率が向上し得る。] 図9
[0030] やはり図9から明白なのは、パンチスルーの場合の方が、電子のキャリア濃度が大幅に高いことであり、それにより、特に放射性の直接キャリア(電子−正孔)再結合が電子/正孔キャリア濃度pn積に比例する場合、高電界空乏領域内でキャリアとフォノン、およびキャリアとキャリアの放射性相互作用(radiative interaction)が起こる確率がより高くなり得る。] 図9
[0031] パンチスルー・デバイス10の別の利点に、順バイアスがかけられた接合部16からキャリア注入される地点、すなわち順バイアスがかけられた接合部付近で、多数の「クールな」(低エネルギーの)電子が、空乏領域20の、多数の加速された「ホットな」(高エネルギーの)正孔があるのと同じ容積領域内にあり、それにより、放射性の直接遷移型キャリア再結合過程が向上することがあり得る。]
[0032] 図10には、p+np+アバランシェ注入シリコン・エレクトロルミネセント・デバイス10の形をとる、本発明による一代替デバイスの概略図が示されている。図11には、デバイス10全体にわたる電界強度および分布の図が示されている。第1のp+n接合部14付近で、電界状態が、ホスト原子のイオン化および増倍を可能にするのに十分大きな大きさに達する。この領域を励起ゾーンと呼ぶ。中心のn領域でホスト原子がイオン化されるため、電界強度は、第2のp+n接合部16に到達するまで次第に減衰する。2つの接合部間の領域を、ドリフト・ゾーン30と呼ぶ。残りの短い電界減衰は、高ドープp+領域12.3内でのホスト・ドーパント原子のイオン化により占められる。特定のバイアス条件のため、また図12に示すように、高密度の低エネルギーの(クールな)正孔が、注入ゾーンとも呼ぶ第2のp+n接合部16からドリフト・ゾーン30に注入される。] 図10 図11 図12
[0033] 励起された両方の高エネルギー電子の分布が、励起接合部14に形成される。これらの電子は、デバイスのドリフト・ゾーン30を横断する。電子はその横断中、再結合中心または緩和中心として働くことのできる欠陥中心と相互作用することができる。注入ゾーン16から高密度の正孔が注入され、それが電子の方向とは反対方向に移動するので、ドリフト・ゾーン30全体において、高エネルギーのドリフトしている電子と低エネルギーの注入された正孔との間で再結合が起こり得る。]
[0034] 電子と正孔がドリフト領域30を横断しているときのそれらに関するキャリア・エネルギーの図が、図13に示されている。励起された電子は、その最大のホスト原子イオン化エネルギーをほぼ維持しながらドリフト・ゾーン30を横断し、そのエネルギーは約1.8eVである。電界強度は、電子のこのエネルギーをドリフト領域全体にわたって維持するのに十分なほど高い。電子は、パンチスルー・インターフェース(空乏領域20と注入用接合部の空乏領域が出会うインターフェース)に到達したとき、注入ゾーンに侵入し、しかもそのエネルギーを注入ゾーンの空乏領域の終わりまで維持すると考えることができる。高エネルギー電子は、そのエネルギーを失うまでに約150nmの平均的な平均自由行程長を有するので、大部分の電子は、注入接合部のほぼ中性のp+領域12.3にも侵入する。電子はそこで、p+領域12.3内に存在する多数の自由な低エネルギーの正孔と、後に相互作用することができる。注入用p+n接合部からドリフト・ゾーンに注入されている正孔は、エネルギーをすばやく獲得し、正孔にとって最大の、約2.3eVというホスト・シリコンのイオン化エネルギーを、150〜200nm以内で獲得すると考えられる。正孔はそのエネルギーを、ドリフト・ゾーン30の残りの部分を横断するときに維持する。高エネルギー電子と中エネルギーおよび高エネルギーの正孔との間の再結合過程が、ドリフト・ゾーン全体にわたって起こり得るが、この再結合過程は、エネルギーとキャリアの分布にそれほど影響を及ぼし得ない。] 図13
[0035] 図14は、電子と正孔がドリフト・ゾーン30を横断するときのそれらに関する、対応する予測キャリア密度プロファイルを示す。ドリフト・ゾーン30内の高電界強度のため、電子はこのゾーンを、キャリア密度が大きく減少することなく(飽和速度に近い)高速で横断する。電子は、注入用接合部16から注入された高密度の正孔と相互作用して再結合するとき、全ての電子が正孔と再結合するまで、その濃度が急速に減衰し得ると考えることができる。この過程は、主としてドリフト・ゾーン30の終わりの部分内で起こり、さらには中性のp+領域内に及ぶこともある。同様に、高密度の低エネルギー正孔が接合部16から注入されて、横断している高エネルギーの放出電子と相互作用する。したがって、正孔濃度が接合部16から急速に減衰して、ある特定の中程度のレベルに至ると考えることができる。正孔は、ひとたび高電界ドリフト・ゾーン30に入ると飽和速度に達し、ドリフト・ゾーンの残りの部分の中を、それほど再結合せずにドリフトする。最大のエレクトロルミネセント収量を得るのに特に好都合な領域が、横断している高エネルギー電子と注入された低エネルギー正孔の両方の密度が高い、注入ゾーン16の付近になるものと現在予想されている。図13に示すキャリアの対応する予測エネルギーを考慮すると、図15に示す、それぞれ2.3eVおよび0.5eVのエネルギー遷移を生じさせるタイプDの遷移が起こり得ると現在予想されている。ドリフト領域30内のより深いところでは、約2.8〜2.9eVのタイプCの遷移が起こり得る。タイプAおよびBの遷移は、ドリフト・ゾーンの接合部14により近いさらに深い領域内で起こり得る。] 図13 図14 図15
权利要求:

請求項1
半導体材料からなるボディと、前記ボディ内の、第1のドーピング・タイプをもつ前記ボディの第1の領域と第2のドーピング・タイプをもつ前記ボディの第2の領域との間に形成された、第1の接合領域と、前記ボディ内の、前記ボディの前記第2の領域と前記第1のドーピング・タイプをもつ前記ボディの第3の領域との間に形成された、第2の接合領域と、使用の際に、前記第1の接合領域に逆バイアスをかけて降伏モードにし、また前記第2の接合領域の少なくとも一部に順バイアスをかけて、前記第1の接合領域に向かってキャリアを注入するために、前記ボディに接続された端子構成とを備え、前記逆バイアスがかけられた第1の接合領域に関連する第1の空乏領域が、前記第2の接合領域の前記順バイアスがかけられた少なくとも一部に関連する第2の空乏領域にパンチスルーするように構成された発光デバイス。
請求項2
前記半導体材料が間接遷移型半導体材料である、請求項1に記載の発光デバイス。
請求項3
前記半導体材料が直接遷移型半導体材料である、請求項1に記載の発光デバイス。
請求項4
前記第1のドーピング・タイプがnであり、前記第2のドーピング・タイプがpである、請求項1乃至3のいずれか1項に記載の発光デバイス。
請求項5
前記第1のドーピング・タイプがpであり、前記第2のドーピング・タイプがnである、請求項1乃至3のいずれか1項に記載の発光デバイス。
請求項6
降伏モードが、アバランシェ・モード、電界放出モード、およびアバランシェと電界放出の組合せのうちの1つである、発光デバイス。
請求項7
前記第1の空乏領域が前記第2の接合領域にパンチスルーする、請求項1乃至6のいずれか1項に記載の発光デバイス。
請求項8
前記端子構成が、前記ボディの前記第1の領域に接続された、第1の極性の電圧を前記第1の領域に印加するための第1の端子と、前記ボディの前記第3の領域に接続された、反対極性の電圧を前記第3の領域に印加するための第2の端子との2つの端子を備える、請求項1乃至7のいずれか1項に記載の発光デバイス。
請求項9
前記端子構成が、前記ボディの前記第1の領域に接続されている、第1の極性の電圧を前記ボディの前記第1の領域に印加するための第1の端子と、前記ボディの前記第3の領域に接続されている、反対極性の電圧を前記第3の領域に印加するための第2の端子と、前記ボディの前記第2の領域に接続されている第3の端子との3つの端子を備える、請求項1乃至7のいずれか1項に記載の発光デバイス。
請求項10
発光デバイスを動作させる方法であって、半導体材料からなるボディを利用するステップと、第1のドーピング・タイプをもつ前記ボディの第1の領域と第2のドーピング・タイプをもつ前記ボディの第2の領域との間に、第1の接合領域が形成されるようにし、前記ボディ内の、前記ボディの前記第2の領域と前記第1のドーピング・タイプをもつ前記ボディの第3の領域との間に、第2の接合領域が形成されるようにするステップと、前記第1の接合領域に逆バイアスをかけて降伏モードにするステップと、前記第2の接合領域の少なくとも第1の部分に順バイアスをかけて、前記第1の接合領域に向かってキャリアが注入されるようにするステップと、前記逆バイアスがかけられた第1の接合領域に関連する第1の空乏領域に、前記ボディの前記第2の領域をパンチスルーさせて、前記第2の接合領域の前記順バイアスがかけられた少なくとも第1の部分に関連する第2の空乏領域に至らせるステップとを含む方法。
請求項11
前記第2の接合領域に、わずかに逆バイアスがかけられ、前記パンチスルーさせた第1の空乏領域によって、前記第2の接合領域の前記第1の部分に順バイアスがかかるようになる、請求項10に記載の方法。
請求項12
前記半導体材料が間接遷移型半導体材料である、請求項10または11に記載の方法。
請求項13
記半導体材料が直接遷移型半導体材料である、請求項10または11に記載の方法。
类似技术:
公开号 | 公开日 | 专利标题
US9601639B2|2017-03-21|Semiconductor device
US9214535B2|2015-12-15|Semiconductor device
US9245985B2|2016-01-26|IGBT with buried emitter electrode
Kressel2012|Semiconductor Lasers and Herterojunction LEDs
US7842590B2|2010-11-30|Method for manufacturing a semiconductor substrate including laser annealing
Gardner et al.2007|Blue-emitting InGaN–GaN double-heterostructure light-emitting diodes reaching maximum quantum efficiency above 200 A∕ cm 2
Rozhansky et al.2006|Analysis of the causes of the decrease in the electroluminescence efficiency of AlGaInN light-emitting-diode heterostructures at high pumping density
Osinsky et al.2004|Mg Zn O∕ Al Ga N heterostructure light-emitting diodes
Han et al.2009|Effect of electron blocking layer on efficiency droop in InGaN/GaN multiple quantum well light-emitting diodes
Yang et al.2008|A p-n homojunction ZnO nanorod light-emitting diode formed by As ion implantation
US7847345B2|2010-12-07|Insulated gate semiconductor device and method for manufacturing the same
JP3636970B2|2005-04-06|Iii族窒化物半導体超格子をベースとした単極発光装置
US8502192B2|2013-08-06|LED with uniform current spreading and method of fabrication
JP4714122B2|2011-06-29|半導体発光素子
JP6192378B2|2017-09-06|窒化物半導体発光素子
JP4843253B2|2011-12-21|電力用半導体装置
Akyol et al.2013|Tunneling-based carrier regeneration in cascaded GaN light emitting diodes to overcome efficiency droop
EP0041119B1|1984-11-21|Cold electron emission device
Döhler1979|Doping superlattices
Liu et al.2000|Room-temperature electroluminescence from electron-hole plasmas in the metal–oxide–silicon tunneling diodes
DE2631744C2|1987-11-12|
KR20090002214A|2009-01-09|반도체 발광소자 및 그 제조방법
US9601542B2|2017-03-21|P-N junction optoelectronic device for ionizing dopants by field effect
KR100542720B1|2006-01-11|GaN계 접합 구조
JP2007184486A|2007-07-19|半導体装置
同族专利:
公开号 | 公开日
WO2009093177A1|2009-07-30|
EP2245676A1|2010-11-03|
ZA201004753B|2011-08-31|
US20110031893A1|2011-02-10|
JP5676273B2|2015-02-25|
US8759845B2|2014-06-24|
引用文献:
公开号 | 申请日 | 公开日 | 申请人 | 专利标题
法律状态:
2011-12-09| A621| Written request for application examination|Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111208 |
2012-07-11| RD04| Notification of resignation of power of attorney|Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120710 |
2013-03-07| A977| Report on retrieval|Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130306 |
2013-04-03| A131| Notification of reasons for refusal|Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
2013-07-03| A601| Written request for extension of time|Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130702 |
2013-07-10| A602| Written permission of extension of time|Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130709 |
2013-10-03| A521| Written amendment|Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131002 |
2014-03-05| A131| Notification of reasons for refusal|Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140304 |
2014-06-04| A521| Written amendment|Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140603 |
2014-11-28| TRDD| Decision of grant or rejection written|
2014-12-03| A01| Written decision to grant a patent or to grant a registration (utility model)|Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141202 |
2015-01-08| A61| First payment of annual fees (during grant procedure)|Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141225 |
2015-01-09| R150| Certificate of patent or registration of utility model|Ref document number: 5676273 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
2018-01-16| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 |
2019-01-15| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 |
2020-01-08| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 |
2021-01-09| LAPS| Cancellation because of no payment of annual fees|
优先权:
申请号 | 申请日 | 专利标题
[返回顶部]